一、概述

指令流水线概述

- 之前，我们在本章介绍MIPS指令的执行方法时，采用的是**串行执行**方法，即**同一时刻CPU中仅有一条指令在执行**。因此，**CPU中的各功能部件的使用率不高**。

- 为了提高CPU中各功能部件的并行性以及程序的执行效率，可采用**指令流水线技术**来并行执行指令，即**同一时刻有多条指令在CPU中的不同功能部件中并发执行**。现代计算机普遍采用指令流水线技术。

  - 指令流水线是一种**时间并行技术**。它**将指令处理过程划分为多个阶段**，并让**不同指令的各个阶段在时间上重叠执行**。这使得**同一时刻**，**一条流水线上可有多条指令处于不同阶段**，从而**用同一套硬件实现了指令级的并行**，显著提升系统性能。

二、以MIPS32指令集为例

2.1 指令执行阶段规定

MIPS32指令流水线

- 将MIPS32指令的执行过程划分为5个阶段（也称为功能段）：



  - 取指（IF）：从指令存储器取出指令。
  - 译码（ID）：对指令进行译码，同时从寄存器组中取操作数。
  - 执行（EX）：执行运算操作或计算地址。
  - 访存（MEM）：对存储器进行读/写操作。
  - 写回（WB）：将指令执行结果写回寄存器组。

每个阶段（功能段）由相应的（不同）功能部件完成


2.2 单周期的MIPS32指令执行

MIPS32指令流水线

■ 将MIPS32指令的执行过程划分为5个阶段（也称为功能段）：



■ 在MIPS单周期实现中，上述5个阶段（功能段）是串行连接在一起的。




CLK——将程序计数器（PC）的值送入IF功能段取指令，之后依次进入ID、EX、MEM、WB功能段进行处理。


注意：
- 并不是所有指令都必须经历5个阶段，但只能以执行速度最慢的指令作为设计时钟周期的依据。
- 单周期CPU的时钟周期由数据通路中的最长路径决定，也就是5个阶段的延迟总和T_{total}。

MIPS32指令流水线

■ 在MIPS单周期实现中，上述5个阶段（功能段）是串行连接在一起的。




CLK——将程序计数器（PC）的值送入IF功能段取指令，之后依次进入ID、EX、MEM、WB功能段进行处理。




- 每条指令依次进入IF、ID、EX、MEM、WB功能段，指令周期为$5T$（也就是单周期MIPS CPU的时钟周期）。
- 当一条指令执行完毕后，下一条指令才能进入IF功能段取指令。
- 同一时刻只有一个功能部件工作，各功能部件无法并行工作。

2.3 为实现并行对硬件层面的改造


增加流水寄存器





- 各**流水寄存器**用于**锁存**相应**功能段处理完成的数据或结果**，以确保前一个功能段的执行结果能够在下一个时钟周期提供给后一个功能段使用。
- 程序计数器（PC）、各流水寄存器都**采用同一个时钟进行同步**。
  - 每来一个时钟，各功能段部件处理完成的数据都会被锁存到相应的流水寄存器中，作为后一个功能段部件的输入。与此同时，当前功能段部件也会接收到前一个功能段部件通过流水寄存器传送来的新指令或数据。

2.4 指令流水线的延迟



三、非流水线与流水线的比较


实际的指令流水线会存在很多的**冲突（冒险）**，会使流水线暂停或阻塞，还需要通过其他机制进行处理，后续会介绍。

注意：

1. 指令流水线并不能缩短单条指令的执行时间。当指令流水线充满时，可显著提升程序的执行效率。
2. 为了充分发挥指令流水线的性能，应该向流水线连续输入大量指令，使得流水线的输出端不断地有指令输出。

功能段中的**最大关键延迟记为**T_{max}

指令流水线的时钟周期约为T_{max}



执行n条指令需要的时间为$(n+4)T_{max}$ ➡ $CPI = (n+4)/n$ ，**当n较大时，** $CPI \approx 1$ ，执行1条指令需要的时间为T_{max}。